- 相關(guān)推薦
2階Δ-∑調(diào)節(jié)器ADS1202的原理和應(yīng)用
摘要：ADS1202是美國(guó)德州儀器公司（TI）生產(chǎn)的1-Bit10MHz2階Δ-∑精密信號(hào)調(diào)節(jié)器芯片。文中詳細(xì)介紹了ADS1202的技術(shù)特點(diǎn)、內(nèi)部結(jié)構(gòu)、工作原理和實(shí)際應(yīng)用方法，同時(shí)提高了在設(shè)計(jì)電路時(shí)使用ADS1202需要特別注意的技術(shù)問題。關(guān)鍵詞：Δ-∑精密調(diào)節(jié)器A/D變換測(cè)量ADS1202
1概述
ADS1202是一種高精度、80dB動(dòng)態(tài)范圍的Δ-∑調(diào)節(jié)器，其工作電源為+5V。該芯片的差分輸入端可直接與傳感器或低電平信號(hào)相連，并具有合適的數(shù)字濾波器和調(diào)制速率，可以完成16-bit模數(shù)變換（A/D），而且不會(huì)遺漏代碼。在調(diào)節(jié)速率為10MHz、數(shù)字濾波器帶寬為10kHz情況下，該器件可保持12bit的有效分辨率。ADS1202適合用于中等分辨率的測(cè)量，其應(yīng)用領(lǐng)域包括：電機(jī)電樞電流測(cè)量、通用電流測(cè)量、精密轉(zhuǎn)換測(cè)量、工業(yè)過程控制、重量測(cè)量、印刷和便攜儀器、壓力傳感器測(cè)量等。
2主要特性及內(nèi)部結(jié)構(gòu)
ADS1202是單通道、2階、CMOS模擬調(diào)節(jié)器，主要特性如下：
*具有16bit分辨率；
*具有13bit線性度；
*具有分辨率/速度交替切換功能：10bit有效分辨率時(shí)具有20μs的信號(hào)延遲；12bit有效分辨率時(shí)具有77μs的信號(hào)延遲；
*使用5V單電源是的輸入范圍為±250mV；
*增益誤差為2%；
*具有四種不同方式的串行接口；
*可由分解相位或曼徹斯特譯碼實(shí)現(xiàn)成對(duì)的二進(jìn)制譯碼，適用于一線接口連接。
ADS1202采用8腳TSSOP封裝，其外形和管腳排列圖1所示，各管腳的功能如表1所列，由于ESD可能造成器件損壞，故在使用時(shí)要采取適當(dāng)?shù)姆婪洞胧?br />
表1管腳功能
管腳號(hào)管腳名管腳功能1MO方式輸入2VIN+同相模擬輸入端3VIN-反相模擬輸入端4M1方式輸入5GND電源地6MDAT調(diào)制器數(shù)據(jù)輸出端7MCLK調(diào)制器時(shí)鐘輸入或輸出8VDD電源、+5V
ADS1202的內(nèi)部電路結(jié)構(gòu)如圖2所示，從圖中可以看出：該芯片由2階Δ-∑調(diào)節(jié)器、20MHz的RC振蕩器、接口電路、2.5基準(zhǔn)電壓源以及一個(gè)緩沖器組成。應(yīng)用時(shí)，芯片的工作電壓不允許超過6V，數(shù)字輸入電壓范圍：GND-0.3V~VDD+0.3V，模擬輸入電壓范圍：GND-0.4V~VDD+0.3V，芯片的功耗為0.25W。
3工作原理
ADS1202用一個(gè)用關(guān)電容電路來完成差分模擬輸入，這個(gè)開關(guān)電容可實(shí)現(xiàn)2階調(diào)節(jié)過程，它可將輸入信號(hào)數(shù)字經(jīng)為一個(gè)1-bit數(shù)字流。取樣時(shí)鐘信號(hào)（MCLK）提供開關(guān)電流網(wǎng)絡(luò)，而調(diào)帛時(shí)鐘信號(hào)用于A/D變換過程，也作為輸出的數(shù)據(jù)幀時(shí)鐘，時(shí)鐘源可位于芯片內(nèi)部也可位于芯片外部。時(shí)鐘的差頻允許隨著解決方案和信號(hào)帶寬變化。模擬輸入信號(hào)被調(diào)節(jié)器連續(xù)取樣并與內(nèi)部基準(zhǔn)電壓進(jìn)行比較。數(shù)字流出現(xiàn)在變換器的輸出端，它精確地表示了模擬輸入電壓隨時(shí)間的變化情況。
3．1模擬輸入
ADS1202的模擬輸入完成基于微分調(diào)節(jié)器結(jié)構(gòu)。這個(gè)輸入級(jí)可實(shí)現(xiàn)低系統(tǒng)噪音、高共模抑帛比（90dB）和極佳的電源抑制比。模擬輸入端的輸入阻抗由輸入電容和調(diào)節(jié)器的時(shí)鐘頻率決定，調(diào)節(jié)器的時(shí)鐘頻率也是調(diào)節(jié)器的取樣頻率。ADS1202的基本輸入結(jié)構(gòu)如圖3所示，輸入阻抗和調(diào)節(jié)器時(shí)鐘頻率之間的關(guān)系是：
AIN（Ω）=1012/7fMCLK(MHz)
設(shè)計(jì)中應(yīng)考慮輸入阻抗的影響，由于輸入級(jí)的源極阻抗很高。因此，信號(hào)經(jīng)過這個(gè)外部源極阻抗時(shí)將有一部分損失。對(duì)ADS1202的模擬輸入信號(hào)有兩個(gè)限制，一是決不允許進(jìn)出模擬輸入端的電流超過10mA。二是絕對(duì)輸入電壓要保持在規(guī)定的范圍內(nèi)，如果輸入電壓超過了此限制，變換器前端的保護(hù)二極管將導(dǎo)通。此外，把加到任一輸入端上的電壓維持在規(guī)定的-320mV~+320mV范圍內(nèi)時(shí)，可確保器件的線性度。
3．2調(diào)節(jié)器
在以方式3工作時(shí)，調(diào)節(jié)器的取樣頻率（CLK）范圍在幾MHz~12MHz之間。根據(jù)時(shí)鐘應(yīng)用的要求可以減小MCLK頻率，但外部的MCLK必需為調(diào)節(jié)器頻率的兩倍。調(diào)帛技術(shù)基于2階、充電平衡A/D變換器，其設(shè)計(jì)構(gòu)想如圖4所示。1bit數(shù)據(jù)變換器（DAC）的模擬輸入電壓和輸出電壓被積分后，在X2和X3處提供了一個(gè)模擬電壓。這一模擬電壓出現(xiàn)在他們各自的積分器上，這些積分的輸出以正或負(fù)方向變化。當(dāng)X4處的信號(hào)值等于比較器的基準(zhǔn)電壓時(shí)，比較器的輸出從負(fù)變?yōu)檎驈恼優(yōu)樨?fù)由它的初始狀態(tài)決定。當(dāng)比較器的輸出值從高變?yōu)榈蜁r(shí)，1bitDAC對(duì)下一個(gè)時(shí)鐘脈沖的響應(yīng)由X6處的模擬輸出電壓充電決定，促使積分相應(yīng)的方向進(jìn)行。調(diào)節(jié)器對(duì)積分器前端的反饋將迫使積分器輸出端的值去跟蹤輸入的平均值。
3．3數(shù)字輸出
當(dāng)一個(gè)外部時(shí)鐘提供給MCLK時(shí)，它被用來作為芯片的系統(tǒng)時(shí)鐘，也可作為數(shù)據(jù)輸出的幀時(shí)鐘。調(diào)節(jié)器輸出端的數(shù)據(jù)是一個(gè)串行流，可通過MDAT管腳在MCLK的下降沿讀取。理論上，0V的輸入差分信號(hào)將產(chǎn)生一連串1和0，其中50%的時(shí)間是高電平，50%的時(shí)間是低電平。而256mV的差分輸入信號(hào)將產(chǎn)生一連串1和0，其中80%的時(shí)間是高電平；相應(yīng)的，-256mV的差分輸入信號(hào)以及產(chǎn)生的一串1和0中，有20%的時(shí)間是高電平，輸入電壓與輸出調(diào)制信號(hào)的關(guān)系如圖5所示。
3．4數(shù)字接口電路
使用加到調(diào)節(jié)器的時(shí)鐘信號(hào)（CLK）對(duì)與Δ-∑調(diào)節(jié)器輸入端相連的模擬信號(hào)進(jìn)行變換，以從Δ-∑調(diào)節(jié)器輸出數(shù)據(jù)。大多數(shù)應(yīng)用中，將Δ-∑調(diào)節(jié)器和DSP或單片機(jī)直接相連以提供兩個(gè)標(biāo)準(zhǔn)信號(hào)。MDAT和MCLK信號(hào)提供了最簡(jiǎn)易的連接方法，如果要減少連線的數(shù)量，兩個(gè)信號(hào)有時(shí)不是最理想的解決辦法。
在精確取樣瞬間，接收器、DSP或其它控制設(shè)備必須對(duì)來自調(diào)節(jié)器的輸出數(shù)據(jù)信號(hào)進(jìn)行取樣。要做到這一點(diǎn)，必須對(duì)接收器的時(shí)鐘信號(hào)進(jìn)行取樣，以便與發(fā)送器的時(shí)鐘信號(hào)同步。而Δ-∑調(diào)節(jié)器時(shí)鐘信號(hào)、接收器、濾波器、以及時(shí)鐘必須同步�？捎萌N方式來獲得這種同步：第一種方式是用Δ-∑調(diào)節(jié)器和濾波器接收來自主時(shí)鐘的時(shí)鐘信號(hào)；第二種方式是由Δ-∑調(diào)節(jié)器發(fā)送與數(shù)字信號(hào)在一起時(shí)鐘信號(hào)；第三種方式是用濾波器獲得來自接收波形本身的時(shí)鐘信號(hào)。最佳的解決方案是使用帶有靈活接口的Δ-∑調(diào)節(jié)器ADS1202，它在輸出線MCLK和MDAT上可能提供靈活的輸出形式，因此適用于不同的工作方式。可用控制信號(hào)管腳M0和M1來選擇提供的信號(hào)類型。
3．5靈活的接口電路
ADS1202靈活的接口電路如圖6所示�？刂菩盘�(hào)M0和M1進(jìn)入解調(diào)器，解調(diào)輸入碼并選擇所需的工作方式。來自解碼器的五個(gè)解碼信號(hào)分別控制RC振蕩器、多路復(fù)用器MUX1、MUX2、MUX3以有MUX4。當(dāng)使用內(nèi)部RC振蕩器時(shí)，來自解碼器的控制信號(hào)可控制RC振蕩器。同時(shí)，MUX1用INTCLK信號(hào)作MUX1輸出信號(hào)的信號(hào)源，被送至編碼產(chǎn)生器。如果使用外部時(shí)鐘，則來自解碼器的控制信號(hào)將使內(nèi)部的RC振蕩器禁用，并確定MUX1的位置。以便于EXTCLK提供MUX1的輸出信號(hào)作為編碼產(chǎn)生器的輸入。
MUX2可用于選擇輸出時(shí)鐘OCLK。設(shè)計(jì)時(shí)，可使用來自解碼器的控制信號(hào)控制輸出時(shí)鐘。本設(shè)計(jì)中的兩個(gè)信號(hào)均來自編碼產(chǎn)生器，其中一個(gè)是一半的時(shí)鐘頻率（CLK/2），另一個(gè)是四分之一的時(shí)鐘頻率（CLK/4），這兩個(gè)時(shí)鐘即可用作MUX2的輸入時(shí)鐘信號(hào)。在OCLK信號(hào)上，根據(jù)CLK/2或CLK/4入時(shí)鐘信號(hào)。在OCLK信號(hào)上，根據(jù)CLK/2和CLK/4控制信號(hào)將選擇兩種不同的輸出方式。編碼產(chǎn)生器接收來自MUX1的時(shí)鐘信號(hào)并把產(chǎn)生的Δ-∑調(diào)制時(shí)鐘分成CLK/2和CLK/4時(shí)鐘。同時(shí)，來自Δ-∑調(diào)節(jié)器的連續(xù)的數(shù)據(jù)串被編碼器精心處理，以產(chǎn)生成對(duì)的二進(jìn)制碼，然后由編碼器輸出到MUX3。
MUX3用于選擇輸出bit連續(xù)數(shù)據(jù)MDAT的來自。來自解碼器的控制信號(hào)控制MDAT的來源。進(jìn)入MUX3的兩個(gè)信號(hào)一個(gè)直接來自于Δ-∑調(diào)節(jié)器，另一個(gè)來自于編碼器。
解碼器的控制信號(hào)可以對(duì)MDAT信號(hào)選擇兩種不同的輸出方式：即Δ-∑調(diào)帛器的一位連續(xù)數(shù)據(jù)，或相同信號(hào)的成對(duì)二進(jìn)制碼。來自解碼器的最后一個(gè)控制信號(hào)用于控制MUX4，MUX2則用于選擇輸入或輸出時(shí)鐘、MCLK信號(hào)。解碼器的控制信號(hào)控制著時(shí)鐘的方向，從MUX2進(jìn)入MUX4的一個(gè)信號(hào)作為時(shí)鐘信號(hào)OCLK，另一個(gè)信號(hào)離開MUX4，并提供一個(gè)輸入給MUX1作為外部時(shí)鐘EXTCLK。來自解碼器的控制信號(hào)MCLK的方式，有兩種：可以選擇兩種不同的方式，一種是內(nèi)部時(shí)鐘信號(hào)的輸出，另一種是外部時(shí)鐘信號(hào)的輸入。使用五個(gè)控制信號(hào)的解碼電路，可通過多路復(fù)用器設(shè)定理想的工作方式。
3．6工作方式的設(shè)置
ADS1202有四種工作方式可供選擇，具體選哪一種由管腳M0和M1來決定，其選擇方式如表2所示。
表2工作方式的選擇
方式定義M1M00內(nèi)部時(shí)鐘、同步數(shù)據(jù)輸出低低1內(nèi)部時(shí)鐘、同步數(shù)據(jù)輸出、1/2時(shí)鐘頻率低高2內(nèi)部時(shí)鐘、曼徹斯特碼輸出高低3外部時(shí)鐘、同步數(shù)據(jù)輸出高高
4應(yīng)用設(shè)計(jì)實(shí)例
ADS1202以方式0工作時(shí)的典型應(yīng)用電路如圖7所示。該電路通過分流電阻RSENSE來測(cè)量電機(jī)的電樞電流。為了得到更好的性能，信號(hào)先要被濾波。R2和C2用于濾除同相輸入端上的噪聲，R3和C3用于濾除后相輸入端上的噪聲，而C4與R2、R3相結(jié)合則可用來濾除共模輸入噪聲。在這個(gè)電路中，分流電阻經(jīng)三條線與ADS1202相連。
芯片的工作電源取自于IGBT上面的驅(qū)動(dòng)電源，為了對(duì)電源濾波，建議連接一個(gè)0.1μF的去耦電容，如要更好的濾波，可以另外再加一個(gè)1μ~10μF的電解電容。ADS1202的工作方式控制管腳M0和M1都要接低電平。兩個(gè)輸出信號(hào)MCLK和MDAT都要直接與光電耦合器相連，因?yàn)檩敵黾?jí)有能力去提供和吸入相同的電流，所以連接光電耦合器可以傳輸正向或反向信號(hào)，而不需要給光耦二極管并聯(lián)放電電阻，原因是輸入驅(qū)動(dòng)器有能力保持LED二極管輸出放電。數(shù)字信號(hào)處理芯片（DSP）C28X或C24X可以直接連到光耦的兩個(gè)通道的輸出端，在這個(gè)電路中，到達(dá)C28X或C24X的信號(hào)是標(biāo)準(zhǔn)的Δ-∑調(diào)制信號(hào)，并直接與SPICLK和SPISMO引腳相連。Δ-∑變換器不需要有串行數(shù)據(jù)的字同步。
圖7
當(dāng)需要減少元件時(shí)，ADS1202以方式2工作時(shí)的電路如圖8所示。圖中，管腳M1為高電平，而M0為低電平，僅同相輸入信號(hào)要被濾波，R2和C2用于濾除同相輸入端上的噪聲，反相輸入端直接與GND管腳相連。來自ADS1202的輸出信號(hào)是曼徹斯特碼，在這種情況下僅傳輸一路信號(hào)，因此可用一個(gè)光電耦合器通道來代替兩個(gè)通道。
5設(shè)計(jì)印刷電路板時(shí)應(yīng)注意的問題
5．1工作電源
在設(shè)計(jì)印刷電路板時(shí)，通常僅需要VDD一個(gè)電源，如果在線路板上有分開的模擬和數(shù)字電源，那么將ADS1202電源同模擬電源相連較為適宜�？刂圃胍舻牧硪环N方法是在ADS1202電源上連接一個(gè)10Ω電阻。在ADS1202的電源管腳上連接一個(gè)電阻和去耦電容可獲得更好的濾波效果。使用的模擬電源必須穩(wěn)定性好、噪聲低。對(duì)ADS1202來說，更高的分辨率及電源抑制比將是十分必要的。數(shù)字電源含有高頻噪聲，有可能耦合到ADS1202的模擬部分。這種噪音可能來自于開關(guān)電源、單片機(jī)或數(shù)字信號(hào)處理芯片。通常，外部的數(shù)字濾波器能以MCLK的整倍數(shù)抑制高頻噪音。僅僅這些頻率以下和以上的噪音將混入數(shù)字濾波器的傳輸頻帶，從而影響變換結(jié)果。例如：在接通電源后，ADS1202的輸入、VIN+、VIN-和MCLK還不出現(xiàn)，這種情況將引起鎖存。在接通電源之后如果這些信號(hào)出現(xiàn)，串連電阻將被用來限制輸入電流。要確定ADS1202和不同電源之間的適當(dāng)連接，實(shí)驗(yàn)是最好的方法。
圖8
5．2接地
設(shè)計(jì)時(shí)把模擬和數(shù)字電路部分必須小心清楚的分開，每一部分都要有它們自己的地線，并且不能重迭。變換器下面不要連接地線，但應(yīng)把兩者用適當(dāng)?shù)男盘?hào)線相連。對(duì)于多個(gè)變換器，連接的兩上地線要盡可能靠近所有變換器的一個(gè)中心區(qū)域。在某些情況下，要找到把兩個(gè)地線連到一起的最佳點(diǎn)，必須通過實(shí)驗(yàn)。
5．3電路的去耦
在ADS1202的電路設(shè)計(jì)中，一定要用好去耦元件，所有的支耦電容，特別是0.1μF的陶恣電容一定要盡可能地安放在靠近去耦管腳。為對(duì)VDD至GND去耦，必須將1μF和10μF電容器與0.1μF電容并聯(lián)在一起。對(duì)VDD至GND去耦至少要用一個(gè)0.1μF的陶瓷電容，另外，加到每一個(gè)數(shù)字元件上的電源也應(yīng)如此。
【2階Δ-∑調(diào)節(jié)器ADS1202的原理和應(yīng)用】相關(guān)文章：
電解原理及其應(yīng)用08-17
單片DPSK和FSK MODEM TS7515的原理及應(yīng)用08-06
原電池原理及其應(yīng)用08-17
數(shù)模轉(zhuǎn)換器TQ6122的原理和應(yīng)用08-06
分類加法計(jì)數(shù)原理與分步乘法計(jì)數(shù)原理的應(yīng)用08-20
通用異步串口擴(kuò)展芯片GM8123/25的原理和應(yīng)用08-06
高速DAC AD9712B/AD9713B的原理和應(yīng)用04-12
比和比的應(yīng)用08-16