- 相關(guān)推薦
一種簡易數(shù)字波形存儲器的實現(xiàn)
摘要：給出了采用類似DMA的設(shè)計思路以及使用雙口RAM、快速邏輯電路和CPU(AT89C51)組成的數(shù)字波形存儲系統(tǒng)的整體電路，從而解決了波形數(shù)據(jù)的快速采集和輸出顯示問題。關(guān)鍵詞：DMA；雙端口；RAM；存儲器；AT89C51GAL
隨著信號處理技術(shù)的發(fā)展，波形存儲變得日益重要，各種類型的波形存儲裝置也越來越多。相對于其它波形存儲裝置，本文給出的設(shè)計的最大特點是速度快，可進(jìn)行ＤＭＡ存儲，且不占用ＣＰＵ時間來對信號進(jìn)行處理。
１系統(tǒng)的總體設(shè)計
由于本設(shè)計采用了雙口ＲＡＭ和ＤＭＡ思想，而且數(shù)據(jù)的采集、存儲與輸出均由邏輯電路控制，因此，提高了數(shù)據(jù)示波器的采樣速度，同時易于實現(xiàn)“實時顯示”，并可在“偽”實時處理時對數(shù)據(jù)進(jìn)行操作。此外，數(shù)據(jù)的實時顯示和“偽”實時處理可通過“ＤＭＡ允許”來控制，其總體設(shè)計方案如圖１所示。
�。保陛斎腚娐�
本設(shè)計的輸入電路實際是一個可調(diào)增益電路，主要完成對信號的放大。本設(shè)計設(shè)置有０．０１／ｄｉｖ、０．１／ｄｉｖ和１／ｄｉｖ三檔垂直靈敏度，可分別對輸入信號進(jìn)行１倍、１０倍和１００倍的放大。具體可采用以下兩種方案：
�。ǎ保┎捎每删幊淘鲆孢\(yùn)放來實現(xiàn)１、１０、１００的放大倍數(shù)。由于采用集成運(yùn)放，因而精度較高，調(diào)試方便，但造價也較高。
�。ǎ玻┎捎萌壏糯�，第一級為跟隨器方式，后兩級的放大倍數(shù)均為１０，每一級放大后都有一個輸出抽頭。具體連接如圖２所示。
�。保玻粒霓D(zhuǎn)換器的選擇(１)
�。粒霓D(zhuǎn)換器是波形存儲的關(guān)鍵部件。它決定了示波器的最大采樣速率以及分辨率。目前常用的Ａ／Ｄ轉(zhuǎn)換器的輸出形式有并行和串行兩種，其轉(zhuǎn)換方式有逐次逼近型ＡＤＣ、積分型ＡＤＣ、∑－Δ型ＡＤＣ與流水線型ＡＤＣ。
對本設(shè)計來說，顯然應(yīng)該選擇高速Ａ／Ｄ。綜合考慮各方面的因素，筆者選用了８位ＣＭＯＳ、２０ＭＳＰＳ模擬－數(shù)字轉(zhuǎn)換器（ＡＤＣ）ＴＬＣ５５１０。
如果需要進(jìn)一步提高存儲示波器輸入信號的頻率，可考慮并行Ａ／Ｄ，即用兩片Ａ／Ｄ對一路信號進(jìn)行分時采樣，因為這樣可在不提高器件頻率特性的基礎(chǔ)上將輸入信號的帶寬提高一倍。以此類推，可并聯(lián)多塊Ａ／Ｄ以使輸入信號的帶寬進(jìn)一步得到提高（本設(shè)計中不涉及此項，有興趣的讀者不妨一試）。
�。保炒鎯ζ鞯倪x擇
筆者在本設(shè)計中選用了兩片雙口４ｋＢ的ＲＡＭＩＤＴ７１３４（４ｋＢ）。它在雙路使用時，一路對應(yīng)一個存儲器。使用雙口ＲＡＭ便于對波形進(jìn)行實時處理和“偽”實時處理。
�。保从|發(fā)電路的設(shè)計
觸發(fā)電路在設(shè)計時有三種方案，其一是采用可調(diào)電阻。因為該輸入信號處在一個連續(xù)的范圍內(nèi)，即觸發(fā)電平可以連續(xù)變化，因此采用可調(diào)電阻能簡化電路。其二是選用數(shù)字電位器代替模擬電阻。該方案雖然可實現(xiàn)程序控制，但觸發(fā)電平不能連續(xù)可調(diào)，且會增加系統(tǒng)的控制任務(wù)。其三是由Ｄ／Ａ轉(zhuǎn)換器組成的觸發(fā)電路，如圖３所示。在該電路中，觸發(fā)電平與Ｄｉ輸入的關(guān)系為：
�。郑剑郑遥牛疲模椋玻�
式中，ｎ為Ｄ／Ａ的位數(shù)，ＶＲＥＦ為基準(zhǔn)電壓。
利用Ｄ／Ａ觸發(fā)電路能滿足觸發(fā)電平可調(diào)的要求，但會增加系統(tǒng)的復(fù)雜度。因此，應(yīng)綜合考慮以上三個方案。
１．５ＧＡＬ和控制電路
�。幔牵粒唐骷�
ＧＡＬ?２?器件通常采用Ｅ２ＣＭＯＳ工藝制造，Ｅ２ＣＭＯＳ工藝的特點是可試驗性、低功耗、高速和立即可擦寫。目前最常用的ＧＡＬ器件有ＧＡＬ１６Ｖ８和ＧＡＬ２０Ｖ８兩種系列，它們最多有８個輸出端（也可編程輸入），分別有１６和２０個輸入端。
�。牵粒唐骷奶攸c如下：
●方便
編程，編程單元和邏輯配置可重復(fù)進(jìn)行編程；
●高性能的Ｅ２ＣＭＯＳ工藝使得器件的功耗很低（最大運(yùn)行功耗為４５ｍＡ），速度高（存取速度為１５～２５ｎｓ）；輸出邏輯宏單元的配置使設(shè)計具有更大的靈活性；
●具有保密單元，可對程序進(jìn)行加密以保護(hù)知識產(chǎn)權(quán)。
除此之外，ＧＡＬ器件還具有輸出寄存器的預(yù)加載功能以及鎖定保護(hù)、輸入緩沖和加電復(fù)位等技術(shù)特性和功能。
筆者選用ＧＡＬ１６Ｖ８來完成圖４所示的邏輯功能。其ＧＡＬ輸入輸出端口的邏輯關(guān)系為：
�。ǎ幔猓澹煺Z言）
Ａｏｕｔ＝(Ａ０＃Ａ１＃Ａ２＃Ａ３)；
�。拢铮酰簦�!(Ｂ０＃Ｂ１)；
�。茫铮酰簦保�!(Ｃ１)；
�。茫铮酰簦埃�(Ｃ０＆!Ｓ０＃!Ｃ１＆Ｓ０＃!Ｃ２＆Ｓ０)；
系統(tǒng)中數(shù)字部分的邏輯關(guān)系均可由ＧＡＬ來實現(xiàn)，這樣不但可使電路得到簡化，同時也可以提高系統(tǒng)的可靠性。
�。猓�?dāng)?shù)字控制電路
圖５所示是該系統(tǒng)中數(shù)字控制電路的工作原理圖。當(dāng)系統(tǒng)工作于實時顯示模式時，ＣＰＵ首先對所有控制電路進(jìn)行復(fù)位，并使地址計數(shù)開始，然后在每一個時鐘完成Ａ／Ｄ的數(shù)據(jù)輸出、寫入ＲＡＭ和Ｄ／Ａ直接輸出。直到地址溢出（滿屏顯示所需數(shù)據(jù)量）后，再將寫ＲＡＭ地址計數(shù)信號禁止，同時給出ＣＰＵ存儲完畢信號。
當(dāng)系統(tǒng)進(jìn)行波形鎖存時，Ａ／Ｄ將停止工作，并將滿屏所需的數(shù)據(jù)量存于ＲＡＭ中，此后計數(shù)器只需給出地址，即可由Ｄ／Ａ輸出波形。
在進(jìn)行波形移動時，如果在鎖存信號方式的基礎(chǔ)上一屏顯示未定，那么，ＣＰＵ將對地址預(yù)置數(shù)＋Ｎ（或－Ｎ），并會在輸出波形后將新的預(yù)置數(shù)送入地址口線，此時的ＣＰＵ可再設(shè)定下次顯示的首地址，這樣即可實現(xiàn)波形的左右移動，從而顯示出波形的任意一部分。
�。蚕到y(tǒng)軟件設(shè)計流程
本波形存儲器系統(tǒng)的主程序分為初始化和鍵盤管理兩部分。圖６為其主程序框圖。其中初始化模塊主要是在系統(tǒng)加電后?完成對單片機(jī)系統(tǒng)即外圍元件的初始化?如對ＰＳ７２１９初始狀態(tài)的設(shè)定、對定時器和ＤＭＡ系統(tǒng)初始狀態(tài)的設(shè)定以及為系統(tǒng)變量賦值等。
由７４ＬＳ１４８和７４ＬＳ７６組成的８按鍵鍵盤管理模塊由ＡＴ８９Ｃ５１采用查詢方式進(jìn)行處理。為了提高系統(tǒng)的可靠性，此處沒有使用中斷方式。鍵盤管理的功能是根據(jù)按鍵的功能號和當(dāng)前狀態(tài)來轉(zhuǎn)入相應(yīng)的狀態(tài)，并執(zhí)行有關(guān)功能模塊，然后進(jìn)入下一次循環(huán)。為了方便鍵盤的管理，本設(shè)計專門開辟了一個８字節(jié)的ＲＡＭ區(qū)作為鍵盤的管理控制區(qū)(這樣)每次處理鍵盤服務(wù)程序時只須訪問此區(qū)即可。
�。晨煽啃栽O(shè)計
為了提高本系統(tǒng)的可靠性，本設(shè)計還采用了以下幾項措施：
�。ǎ保┎捎帽O(jiān)控電路。對單片機(jī)系統(tǒng)進(jìn)行監(jiān)控。筆者在設(shè)計時，采用的是ＭＡＸ８１３微處理監(jiān)控芯片，通過該芯片可使程序在進(jìn)入死循環(huán)時能夠重新復(fù)位，從而保證了軟件系統(tǒng)運(yùn)行的可靠性，同時，在系統(tǒng)軟件設(shè)計時，筆者還采用了軟件看門狗技術(shù)。
�。ǎ玻┰诳煽啃苑矫�。系統(tǒng)初始化時，也已用單片機(jī)對所有端口按各子模塊要求進(jìn)行了相應(yīng)設(shè)置。
（３）系統(tǒng)開啟后，存儲器會首先運(yùn)行自檢程序，以檢查存儲單元。若發(fā)現(xiàn)有連續(xù)９個存儲單元已壞，則在數(shù)碼管上顯示“－ｅｒｒｏｒ－”，否則顯示“ｓｕｃｃｅｓｓ”。
【一種簡易數(shù)字波形存儲器的實現(xiàn)】相關(guān)文章：
一種新型存儲器件—磁電存儲器08-06
一種數(shù)字語音通信系統(tǒng)的DSP實現(xiàn)08-06
存儲器類型綜述及DDR接口設(shè)計的實現(xiàn)08-06
鍵控技術(shù)的數(shù)字實現(xiàn)與發(fā)展08-06
一種可編程的全數(shù)字鎖相環(huán)路的實現(xiàn)08-06
基于閃存的星載大容量存儲器的研究和實現(xiàn)08-06