- 相關(guān)推薦
增強并口EPP與DSP接口的設(shè)計增強并口EPP與DSP接口的設(shè)計
摘要：提出用計算機的EPP協(xié)議與ADSP2181的IDMA口進行快速通信的設(shè)計方法。該接口的核心是可編程邏輯器件EPLD，只需要修改EPLD的邏輯就可以滿足各種不同設(shè)計的要求，因此具有很強的通用性。關(guān)鍵詞：增強并行口（EPP）ADSP2181EPLD
利用計算機進行數(shù)據(jù)采集與控制一直都是研究的熱點。大部分數(shù)據(jù)采集與控制系統(tǒng)都是做成插卡的形式；然而，對于日益普及應(yīng)用的筆記本電腦而言，由于沒有提供擴展插槽，不能夠直接做成插卡的形式，因此就需要充分利用筆記本提供的外圍接口，例如并口、串口等來實現(xiàn)。由于串口速度的限制，對于速度比較高的數(shù)據(jù)采集與控制系統(tǒng)，往往采用計算機的并口。這幾年在國內(nèi)已經(jīng)有很多大在做利用增強型并行口（EPP）與外界進行通信這方面的工作，但大部分都是與一些簡單外圍電路的通信與控制（例如FIFO、A/D轉(zhuǎn)換器），很少有人涉及到與DSP的通信。我們所設(shè)計的并口與ADSP2181的接口，為和外圍復(fù)雜電路進行通信提供了一種途徑。
一、EPP并口
最常見的計算機并口模式是SPP模式（標準并行口）。該模式數(shù)據(jù)傳輸是單向的，如果要完成數(shù)據(jù)的輸入就不得利用狀態(tài)線。故讀入一個數(shù)據(jù)就需要進行好幾次的I/O讀周期，因此傳輸速度就不可能做到很高，僅能做到150KB/s。其外圍設(shè)計電路并不比EPP簡單，因此SPP在數(shù)據(jù)采集與控制系統(tǒng)中很少應(yīng)用。
1992年，intel、Xicom與Zenith公司共同制定了EPP1.7標準，并在隨后的時間里對該增值修訂與完善。對于EPP標準而言，現(xiàn)在主要有EPP1.7與EPP1.9兩種標準；對于用戶而言，它們在具體的應(yīng)用中并沒有什么不匹配的地方。
EPP協(xié)議與標準并行口兼容而且能夠完成雙向數(shù)據(jù)傳輸?shù)膮f(xié)議。它提供了四種數(shù)據(jù)傳送周期：數(shù)據(jù)讀周期、數(shù)據(jù)寫周期、地址讀周期、地址寫周期。數(shù)據(jù)周期一般用于主機與外設(shè)之間進行數(shù)據(jù)傳送；地址周期一般用于傳送地址、通道、命令和控制等信息。在實際操作中，兩者并沒有太大的區(qū)別。幾乎可以把地址周期看到另外一種的數(shù)據(jù)周期。僅有的區(qū)別將在后面說明。
表1給出了EPP協(xié)議中各引腳的信號的定義與描述。
表1EPP中各引腳的定義與描述
EPP信號名EPP信號方向EPP信號描述對應(yīng)并口引腳Nwrite輸出低電平寫，高電平讀1Ndatastb輸出低有效，進行數(shù)據(jù)讀寫14Naddstb輸出低有效，進行地址讀寫17Ninit輸出低有效，得置外設(shè)16Intr輸入外設(shè)斷，外設(shè)對機產(chǎn)生中斷請求10Nwait輸入低有效，外設(shè)響應(yīng)信號11AD[0..7]雙向雙向數(shù)據(jù)/地址總線2～9用戶定義輸入用戶可靈活定義12用戶定義輸入用戶可靈活定義13用戶定義輸入用戶可靈活定義15
圖1是EPP數(shù)據(jù)讀周期的時序圖。讀操作是在一個I/O周期內(nèi)完成的。這就是說用EPP傳輸數(shù)據(jù)，可以達到500KB～2MB/s的傳輸速率。由于Nwait是互鎖形式的握手信號，故數(shù)據(jù)的傳輸以接口的最慢的設(shè)備來進行，可以是主機，也可以是外設(shè)。因此設(shè)計外圍電路就比較靈活。
EPP模式是在BIOS里進行設(shè)置的。需要設(shè)置的主要是基地址以及中斷號�；刂纷詈迷O(shè)置成378H或278H，而不要設(shè)置成3BCH，因為3BFH后面的端口可能為其它設(shè)備所占用。EPP共有8個I/O地址端口（假如基地址為378H）；378H為SPP的數(shù)據(jù)口；379H為SPP的狀態(tài)口；37AH為控制口；37BH為地址讀寫口；37HC為數(shù)據(jù)讀寫口；37DH～37FH可以由用戶定義，主要用作16bit與32bitI/O數(shù)據(jù)讀寫輔助口。通過對端口基地址+4的I/O讀寫就可以產(chǎn)生EPP的數(shù)據(jù)讀寫周期，對基地址+3的I/O讀寫就可以產(chǎn)生EPP的地址讀寫周期。奪址讀寫周期與數(shù)據(jù)讀寫周期的主要區(qū)別就是數(shù)據(jù)讀寫可以做32bit與16bit的I/O讀寫，而地址讀寫周期只能夠做8bit的I/O讀寫（主要因為它沒有輔助的端口）。在C語言里面，可以用端口讀寫函數(shù)outportb()、inportb()、outport()、inport()來實現(xiàn)EPP的讀寫操作，相應(yīng)的控制信號由計算機自動產(chǎn)生。
二、ADSP2181的IDMA接口
ADSP2181是AD公司制造的ADSP21XX定點DSP系列的一種。它的指令周期為30ns，足以滿足信號的實時處理。它內(nèi)部有16MB的程序存儲區(qū)（PM）與16MB的數(shù)據(jù)存儲區(qū)（DM）。外圍接口可以通過IDMA與I/O的方式對存儲區(qū)進行訪問。其IDMA操作的最大優(yōu)點IDMA的讀寫操作并不影響ADSP2181程序的運行。但是需要注意的是ADSP2181與外設(shè)不能夠同時對同一個存儲區(qū)進行讀寫，否則，會引起數(shù)據(jù)紊亂。
IDMA端口主要有以下幾個信號線：nIRD(輸入、讀選通)、nIWR(輸入、寫選通)、nIS(輸入、IDMA選通)、IAL（輸入、地址鎖存使能）、IDA0～15（地址/數(shù)據(jù)復(fù)用線）、nIACK(輸出、DSP響應(yīng)信號)。
IDAM讀寫的初始地址與存儲區(qū)的類型由ADSP2181內(nèi)部專門的寄存器來控制。每進行一次讀寫，則該初始地址就自動加1。該寄存器呵以由ADSP2181來設(shè)置，也可以由外設(shè)電路通過IDMA操作來完成。
IDMA讀周期的時序圖如圖2所示。IDMA寫周期的時序圖如圖3所示。需要注意的是在IDMA讀周期中，nIWR為高電平，IAL為低電平，在IDMA寫周期時序中，nIRD為高電平，IAL為低電平。
三、接口電路以及整體設(shè)計的考慮
圖4是我們設(shè)計的接口電路框圖。并口控制線包括Ndatastb、Naddstb、Ninit；DSP控制線包括nIS、nWRITE、nREAD、IAL。
其中可編程邏輯器件是該電路的核心器件。由于并口只能進行8bit的讀寫操作，而ADSP2181是16bit的總線，因此若要進行通信，必須設(shè)計好組合邏輯。如果采用分立元件，則電路比較復(fù)雜，調(diào)試起來比較麻煩，并且電路固定好以后，不可能進行其它方式的通信；而采用可編程邏輯器件EPLD，只需要修改器件的邏輯與更改外部引腳的定義就可以實現(xiàn)其它傳輸協(xié)議，如ECP或者其它并口的通信，并且調(diào)試起來也比較方便。
我們所選用的可編程邏輯器件是Altera公司的EPM7128S系列。它有2500個可用門，128個宏單元、2個全局時鐘，可以完成EPP與ECP電路的邏輯設(shè)計。同時支持在線編程，可以很方便地對程序進行下載。該器件用MAXPLUSII系列的軟件進行編程，這種軟件支持圖形、語言等多種設(shè)計文件。
由于采用可編程器件，因此電路還可以采用ECP協(xié)議。ECP協(xié)議支持DMA的傳輸方式。最主要的是在進行大批量的數(shù)據(jù)傳輸?shù)臅r候可以節(jié)省很多系統(tǒng)資源；但在傳輸速度上并沒有大的提高。該協(xié)議設(shè)計起來比EPP協(xié)議復(fù)雜很多，需要開發(fā)相應(yīng)的硬件驅(qū)動程序。因此在我們設(shè)計的電路中，仍然采用EPP協(xié)議來實現(xiàn)。
四、EPP并口傳輸速度的測試
讀寫程序是用VxD編寫的。VxD(VirtualDeviceDriver)是用來擴展Windows操作系統(tǒng)功能的程序，也是一個管理硬件設(shè)備或者已安裝軟件等系統(tǒng)資源的32位可執(zhí)行程序，并可以使得幾個應(yīng)用程序同時使用這些資源。Windows通過使用VxD允許基于Windows的應(yīng)用程序?qū)崿F(xiàn)多任務(wù)。VxD在與Windows的連接工作中處理樹熊怕，并在不影響其它應(yīng)用程序執(zhí)行的情況下為特定的應(yīng)用程序執(zhí)行I/O操作。由于設(shè)備接收工作中處理中斷，并在影響其它應(yīng)用程序執(zhí)行的情況下為特定的應(yīng)用程序執(zhí)行I/O操作。
測試結(jié)果如表2所列。
表2各種方式讀速率的比較
方式1（字節(jié)讀寫）方式二（字讀寫）方式三（雙字讀寫）方式四（字讀寫）平均速率/（KB/s）8509501050800
方式一：VxD編程中以字節(jié)來讀；
方式二：VxD編程中以字來讀；
方式三：VxD編程中以雙字來讀；
方式四：用C語言的inport()函數(shù)進行讀寫。
由于我們只關(guān)心從DSP中讀的速率，從表2中看出可以做到1050KB/s的速率，基本滿足我們要求。對于用C語言來編寫并口操作的程序可以通過嵌套匯編來提高傳輸速度。
總結(jié)
采用EPP協(xié)議設(shè)計計算機與外設(shè)的通信是一種新穎的設(shè)計方法。在設(shè)計電路時采用可編程器件來設(shè)計控制邏輯將是電子設(shè)計的一個趨勢，將使電路的擴充性與靈活性得到很大的提高。
【增強并口EPP與DSP接口的設(shè)計增強并口EPP與DSP接口的設(shè)計】相關(guān)文章：
基于uPSD323X的EPP增強并口的接口技術(shù)08-06
用68HC908GP32單片機實現(xiàn)EPP增強并口的接口技術(shù)08-06
基于DSP平臺的USB接口設(shè)計08-06
DSP接口效率的分析與提高08-06