- 相關(guān)推薦
基于PCI接口的高速數(shù)字信號處理板卡的設(shè)計
摘要：介紹了PCI接口的基本功能和特點；利用PLX9054接口芯片，結(jié)合雙口RAM和EPLD邏輯電路，實現(xiàn)了TMS320C6701與PCI總線間的雙向高速實時數(shù)據(jù)交換；分析了DSP與SBSRAM接口信號的完整性，對PCB設(shè)計作了仿真分析。關(guān)鍵詞：PCI DSP 數(shù)字信號處理
隨著數(shù)字信號處理器（DSP）及其外圍支持芯片性能的提高，軟件無線電已經(jīng)得到廣泛應(yīng)用，大大增強了實時信號處理系統(tǒng)的整體性能。但另一方面，隨著ADC和DAC向射頻方向前移，信號的采樣頻率也相應(yīng)地提高，使得DSP系統(tǒng)數(shù)據(jù)交換的帶寬成倍增長。傳統(tǒng)數(shù)據(jù)交換接口的瓶頸效應(yīng)日趨明顯，因而相應(yīng)地誕生了一批新的接口標(biāo)準(zhǔn)。PCI接口從1993年提出至今，得到了眾多計算機設(shè)備廠商的支持，已經(jīng)在PC機、工業(yè)控制等相關(guān)領(lǐng)域得到了廣泛的應(yīng)用。
圖1 數(shù)字信號處理板卡的原理框圖
無源雷達(dá)是利用非合作的外輻射源發(fā)出的信號作為探測信號（如廣播信號、電視信號、GSM手機基站信號等），從接收目標(biāo)反射的回波信號中提取目標(biāo)的方位、速度等參數(shù)的設(shè)備。與傳統(tǒng)的雷達(dá)相比，它是被動接收的，因此隱蔽性強。在隱身飛機出現(xiàn)后，無源雷達(dá)技術(shù)得到了廣泛的關(guān)注。由于隱身飛機引入特殊的微波吸收材料，并采用了特別的外形設(shè)計，因而傳統(tǒng)的單基地毫米波雷達(dá)很難發(fā)現(xiàn)它。而無源雷達(dá)采用的探測信號是廣播電視號，由于廣播電視信號波長在米波范圍內(nèi)，從而使針對毫米波波長設(shè)計的微波吸收材料失去作用；另外，在收發(fā)站的配置上，由于無源雷達(dá)設(shè)計為雙站或多站系統(tǒng)工作，因此也破壞了隱身飛機對收發(fā)同方向消隱發(fā)射電磁波信號的設(shè)計思路；因而無源雷達(dá)正成為對抗隱身飛機的有力武器。本文針對無源定位雷達(dá)信號處理機的應(yīng)用，利用PCI接口實現(xiàn)了將DSP處理結(jié)果快速實時地傳輸給PC機，由PC機完成數(shù)據(jù)融合與顯示記錄等功能。
1 基于PCI接口的高速信號處理板卡的設(shè)計
圖1是該板卡的原理框圖。無源雷達(dá)接收機輸出的中頻（30MHz）窄帶（帶寬為30MHz）窄帶（帶寬為200kHz）正交信號經(jīng)過緩沖、濾波后送入A/D變換器AD9051進(jìn)行高速模數(shù)轉(zhuǎn)換。由于采用直接中頻帶通采樣，不但降低了接收機的復(fù)雜度，而且減小了接收機的輸出噪聲電平，有利于提高接收機的靈敏度和動態(tài)范圍。采用30MHz的采樣頻率，數(shù)據(jù)流首先進(jìn)入FIFO存儲器IDT72V255中緩存。當(dāng)FIFO充滿時，EPLD（EMP7128）給TMS3206701 DSP一個外中斷信號，啟動DSP的DMA傳輸，將FIFO中的數(shù)據(jù)快速地傳輸?shù)紻SP片外的同步突發(fā)靜態(tài)存儲器（samsung K7A163601M）中。DMA傳輸結(jié)束后，DSP對采樣的數(shù)據(jù)作時-空二維相關(guān)處理[1]，處理的結(jié)果首先寫入雙口RAM（IDT70V25）中。PCI總線與雙口RAM的數(shù)據(jù)交換，采用了郵箱寄存器（Mail Box）的方式進(jìn)行。具體實現(xiàn)如下：先在雙口RAM中的某一固定的地址定義一個存儲單元作為雙方通信的“郵箱”，該存儲單元被答作郵箱寄存器。數(shù)據(jù)通信的發(fā)起方先檢查郵箱寄存器是否為空，如果郵箱寄存器是空的，則將數(shù)據(jù)寫入雙口RAM中；否則就等待郵箱寄存器為空。數(shù)據(jù)的接收方不斷地查詢郵箱寄存器，如果發(fā)現(xiàn)郵箱寄存器的值為非空，則將雙口RAM中的數(shù)據(jù)讀入，同時將郵相寄存器置為空值。利用這種方法的優(yōu)點是無需外加數(shù)據(jù)通信握手信號和邏輯，就可以直接完成雙向數(shù)據(jù)流的交換，對通信重復(fù)間隔長、數(shù)據(jù)塊大的傳輸十分適用。
圖2 EPLD時序控制的仿真結(jié)果
2 PCI接口設(shè)計
1991年下半年，Intel公司首先提出了PCI總線的概念，并聯(lián)合IBM、Compaq、AST、HP、DEC等100多家公司，于1993年推出了PC局部總線標(biāo)準(zhǔn)——PCI總線。PCI是一套整體的系統(tǒng)解決方案，較其它只為加速圖形或視頻操作的局部總線優(yōu)越。PCI局部總線采用32位或64位數(shù)據(jù)總線，以33MHz或66MHz的時鐘頻率操作，可支持多組外圍部件及附加卡。在33MHz情況下，其數(shù)據(jù)傳送率高達(dá)132MB/s；在66MHz情況下，其數(shù)據(jù)傳送率翻倍。另外，它支持線性突發(fā)的數(shù)據(jù)傳輸模式，可確保總線不斷滿載數(shù)據(jù)。外圍設(shè)備一般會由內(nèi)存某個地址順序接收數(shù)據(jù)，這意味著可以由一個地址起讀寫大量數(shù)據(jù)，然后每次只需將地址自動加1，便可接收數(shù)據(jù)流下一個字節(jié)的數(shù)據(jù)。線性突發(fā)傳輸能夠更有效地利用總線的帶寬傳送數(shù)據(jù)，以減少無謂的地址操作。在雷達(dá)信號處理中，對信號的實時性要求很高，這就要求信號傳輸?shù)膸捯銐蚋撸琍CI接口非常適合將高速信號處理模塊和計算機橋接在一起。目前PCI接口的設(shè)計一般采用兩種方法：其一是采用通用接口芯片完成。常用的芯片有：AMCC公司的S5933，PLX公司的PLX9054等。其二是采用EPLD或FPGA實現(xiàn)。這種方法可以針對自身的需要定制一定的功能，因而設(shè)計靈活性大，但必須嚴(yán)格遵循PCI總線的規(guī)范。采用通用接口芯片完成的好處是設(shè)計時可以不用關(guān)心PCI總線操作，只要處理好本地總線接口即可。設(shè)計簡單省時。本文采用PLX9054的C模式完成PCI接口功能。PLX9054有著獨立的本地總線（Local Bus），由它負(fù)責(zé)對雙口RAM進(jìn)行訪問控制。
圖3 沒有端接電阻時的仿真波形
3 EPLD控制時序的實現(xiàn)
EPLD選用Altera公司的EMP7128S，用它來完成ADC采樣控制、FIFO的讀寫控制、采樣結(jié)束中斷的產(chǎn)生等功能。采用Altera提供的MAXPLUS II集成開發(fā)環(huán)境軟件，它支持VHDL、Verilog HDL和AHDL語言，此外它還支持直接輸入原理圖的方式。本文采用AHDL語言編寫。圖2是仿真的時序圖，其中CLK是輸入的外時鐘信號，WR是FIFO的寫信號，ENCODE是ADC的采樣時鐘信號，TR是采樣觸發(fā)信號，INT是輸出的中斷信號。COUNT是數(shù)據(jù)采樣長度計數(shù)器，雖然FIFO可以提供全滿、半滿的標(biāo)志位，
但僅以此作為中斷的產(chǎn)生條件，就限制了采樣長度的靈活性。為在應(yīng)用中自定義采樣長度，實現(xiàn)對任意大小的數(shù)據(jù)（最大不超過FIFO的存儲深度）進(jìn)行采樣，設(shè)計中引入了采樣長度計數(shù)器。只要恰當(dāng)設(shè)置COUNT的計數(shù)初值（大小為采樣長度的補碼），使計數(shù)器溢出時給出INT中斷信號，就可以實現(xiàn)此項功能。ADC采用的是AD9051，它采用5級流水線（Pipeline）結(jié)構(gòu)輸出數(shù)據(jù)，所剛啟動采樣時，由于流水線未被充滿，前面輸出的5個數(shù)據(jù)是無效的，自第6個數(shù)據(jù)起才開始將A/D變換的結(jié)果存入FIFO中。
圖4 采用正確串行電阻端接時的仿真波形
4 SBSRAM接口設(shè)計
SBSRAM即同步突發(fā)靜態(tài)存儲器，其最大的優(yōu)點是讀寫速度高、不需要刷新。在步突發(fā)模式下，只要外部器件給出首次訪問地址，則在同步時鐘的上跳沿，(范文先生網(wǎng)www.panasonaic.com收集整理)就可以在內(nèi)部產(chǎn)生訪問數(shù)據(jù)單元的突發(fā)地址，協(xié)助那些不能快速提供存取地址的控制器加快數(shù)據(jù)訪問的速度。由于TMS320C6701的EMIF（擴展存儲器接口）可以按SBSRAM的速度提供地址，所以應(yīng)當(dāng)將SBSRAM的突發(fā)模式禁止（/ADV接高電平）。但這一點并不意味著降低讀寫性能。事實上由于DSP在每個數(shù)據(jù)訪問周期都可以連續(xù)地輸出新的地址和控制命令，仍然能實現(xiàn)突發(fā)模式下的峰值讀寫速度。由于對SBSRAM存取訪問的同步時鐘頻率在80MHz，所以高速數(shù)字信號在線路板上傳輸?shù)馁|(zhì)量特別重要[2]。
在進(jìn)行PCB設(shè)計時，信號完整性（SI，Signal Integrity）必須引起重視。它主要包括反射、振鈴、地彈、串?dāng)_等。以前進(jìn)行高速PCB設(shè)計時，對用戶經(jīng)驗要求很高，現(xiàn)在借助于EDA輔助軟件，信號完整性問題可以在設(shè)計中預(yù)見，并且采用一定的措施去控制。根據(jù)所選PCB的基材（介電常數(shù)、板厚），利用Agilent公司提供的免費軟件AppCAD很容易計算傳輸線的阻抗，然后計算出最佳的端接匹配電阻。
在完成PCB設(shè)計后，利用HyperLynx的BoardSim功能可以驗證設(shè)計。BoardSim采用流行的IBIS模型（Input/Output Buffer Information Specification），在仿真時應(yīng)先將器件的IBIS模型加載到指定的端口中，設(shè)置時鐘的頻率與系統(tǒng)的工作頻率相等，連接好示波器的探頭，啟動仿真就可以看到仿真的結(jié)果。圖3是沒采用端接電阻的仿真波形，可以看到信號質(zhì)量非常差，振鈴和過沖現(xiàn)象嚴(yán)重。圖4是采用33Ω串行電阻端接的仿真波形，振鈴和過沖現(xiàn)象都有了很大的改善，信號質(zhì)量較好。
5 DSP信號處理流程
DSP信號處理算法主要依據(jù)參考文獻(xiàn)[1]和[3]，對信號進(jìn)行時間和頻率二維相關(guān)運算。時間維上的峰值可以計算出目標(biāo)的距離，在頻率維上的峰值可以計算出目標(biāo)的速度。信號處理流程如圖5所示。
將PCI接口應(yīng)用到DSP系統(tǒng)中，加速了數(shù)據(jù)傳輸?shù)乃俣龋梢猿浞诌\用PC機平臺上豐富的軟件和硬件資源，完成數(shù)據(jù)融合、目標(biāo)顯示、參數(shù)設(shè)置等任務(wù)。將運算量大的、實時性強的任務(wù)交給DSP芯片完成，充分利用了DSP芯片的特長，從而實現(xiàn)了PC機與DSP系統(tǒng)的優(yōu)勢互補。二者的有機結(jié)合可以構(gòu)建以個實時性強、界面友好、操控方便的信號處理系統(tǒng)。
【基于PCI接口的高速數(shù)字信號處理板卡的設(shè)計】相關(guān)文章：
基于FPGA的機載合成孔徑雷達(dá)數(shù)字信號處理機接口板卡的設(shè)計與實現(xiàn)08-06
高速PCI總線接口卡的開發(fā)08-06
基于PCI總線加密卡硬件設(shè)計08-06
基于PCI總線的CAN卡的設(shè)計與實現(xiàn)08-06
基于ADSP2106X的高速并行雷達(dá)數(shù)字信號處理系統(tǒng)08-06
基于DSP平臺的USB接口設(shè)計08-06
分層結(jié)構(gòu)高速數(shù)字信號處理系統(tǒng)的設(shè)計與應(yīng)用08-06