- 相關(guān)推薦
基于FPGA的高頻時(shí)鐘的分頻和分配設(shè)計(jì)
摘要：介紹了為PET（正電子發(fā)射斷層掃描儀）的前端電子學(xué)模塊提供時(shí)間基準(zhǔn)而設(shè)計(jì)的一種新型高頻時(shí)鐘扇出電路。該電路利用FPGA芯片來實(shí)現(xiàn)對(duì)高頻時(shí)鐘的分頻與分配，并用LVDS傳輸標(biāo)準(zhǔn)對(duì)生成的多路時(shí)鐘信號(hào)進(jìn)行傳輸，從而最大程度地減少了輸出各路時(shí)鐘之間的延時(shí)偏差，同時(shí)利用低壓差分信號(hào)的傳輸特性增強(qiáng)了信號(hào)的抗干擾能力。文章給出了采用VHDL語言編寫的時(shí)鐘電路程序代碼。關(guān)鍵詞：FPGA；高頻時(shí)鐘；VHDL
１ 引言
隨著應(yīng)用系統(tǒng)向高速度、低功耗和低電壓方向的發(fā)展，對(duì)電路設(shè)計(jì)的要求越來越高?傳統(tǒng)集成電路設(shè)計(jì)技術(shù)已無法滿足性能日益提高的整機(jī)系統(tǒng)的要求。同時(shí)，由于ＩＣ設(shè)計(jì)與工藝技術(shù)水平的提高，集成電路規(guī)模越來越大，復(fù)雜程度越來越高。目前已經(jīng)可以將整個(gè)系統(tǒng)集成在一個(gè)芯片上，即片上系統(tǒng)（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ?縮寫為ＳＯＣ），這種芯片以具有系統(tǒng)級(jí)性能的復(fù)雜可編程邏輯器件（ＣＰＬＤ）和現(xiàn)場(chǎng)可編程門陣列（ＦＰＧＡ）為主要代表。與主要實(shí)現(xiàn)組合邏輯功能的ＣＰＬＤ相比，ＦＰＧＡ主要用于實(shí)現(xiàn)時(shí)序邏輯功能。對(duì)于ＡＳＩＣ設(shè)計(jì)來說，采用ＦＰＧＡ在實(shí)現(xiàn)小型化、集成化和高可靠性系統(tǒng)的同時(shí)，還可以減少風(fēng)險(xiǎn)、降低成本、縮短開發(fā)周期。
(范文先生網(wǎng)www.panasonaic.com收集整理)
２ 系統(tǒng)硬件組成
本文介紹的時(shí)鐘板主要由于為ＰＥＴ（正電子發(fā)射斷層掃描儀）的前端電子學(xué)模塊提供３２路系統(tǒng)時(shí)鐘（６２．５ＭＨｚ）和３２路同步時(shí)鐘（４ＭＨｚ）。時(shí)鐘信號(hào)之間的偏差要求在２ｎｓ之內(nèi)。為了消除各路時(shí)鐘信號(hào)之間的偏差，文中介紹利用ＦＰＧＡ來實(shí)現(xiàn)主時(shí)鐘的分頻、零延時(shí)輸出和分配，同時(shí)利用ＬＶＤＳ技術(shù)實(shí)現(xiàn)多路時(shí)鐘的傳輸?shù)膶?shí)現(xiàn)方法。圖１所示是其硬件設(shè)計(jì)示意圖。
由圖１可知，該時(shí)鐘電路的具體工作原理是：首先由精密晶體振蕩器產(chǎn)生６２．５ＭＨｚ的時(shí)鐘信號(hào)，然后經(jīng)時(shí)鐘驅(qū)動(dòng)芯片ＣＹ２３０５輸入ＦＰＧＡ芯片的時(shí)鐘引腳ＧＣＬＫ以作為時(shí)鐘源。該時(shí)鐘在ＦＰＧＡ芯片內(nèi)部經(jīng)ＤＬＬ（延遲鎖定環(huán)）模塊分別生成６２．５ＭＨｚ的系統(tǒng)時(shí)鐘和４ＭＨｚ的同步時(shí)鐘?ＬＶＴＴＬ電平信號(hào)?，然后由內(nèi)部的ＩＯＢ（輸入輸出功能模塊）分配到６４個(gè)輸出引腳（３２路６２．５ＭＨｚ系統(tǒng)時(shí)鐘和３２路４ＭＨｚ同步時(shí)鐘），這６４路ＬＶＴＴＬ電平信號(hào)兩兩進(jìn)入３２塊ＬＶＤＳ（兩路）驅(qū)動(dòng)轉(zhuǎn)換芯片后，即可轉(zhuǎn)換為ＬＶＤＳ信號(hào)并通過差分雙絞線傳輸給前端電子學(xué)模塊的３２塊數(shù)字電路板。
圖2
２．１ ＦＰＧＡ的結(jié)構(gòu)
單元型ＦＰＧＡ主要由三部分組成：可配置邏輯模塊ＣＬＢ（Ｃｏｎｆｉｇｕｒａｂｌｅ Ｌｏｇｉｃ Ｂｌｏｃｋ），輸入、輸出模塊Ｉ／ＯＢ和可編程連線ＰＩ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎｔｅｒｃｏｎｎｅｃｔ）。對(duì)于不同規(guī)格的芯片，可分別包含８×８、２０×２０、４４×４４甚至９２×９２個(gè)ＣＬＢ陣列，同時(shí)配有６４、１６０、３５２、甚至４４８?jìng)�(gè)Ｉ／ＯＢ以及為實(shí)現(xiàn)可編程連線所必需的其它部件。圖２所示是本設(shè)計(jì)中使用的ＸＣ２Ｓ３０芯片的內(nèi)部結(jié)構(gòu)。
２．２ Ｘｉｎｌｉｎｘ公司的ＳｐａｒｔａｎＩＩ系列ＦＰＧＡ
Ｘｉｎｌｉｎｘ公司目前生產(chǎn)的ＦＰＧＡ有兩類代表性產(chǎn)品?一類是ＸＣ４０００３／Ｓｐａｒｔａｎ系列?另一類是Ｖｉｒ-ｔｅｘ／ＳｐａｒｔａｎＩＩ系列。這兩類產(chǎn)品除具有ＦＰＧＡ的三種基本資源（可編程Ｉ／Ｏ、可編程邏輯功能模塊ＣＬＢ和可編程布線等）外?還具有片內(nèi)ＲＡＭ資源。但兩種產(chǎn)品也有所不同。其中ＸＣ４０００Ｅ可以用于實(shí)現(xiàn)片內(nèi)分布ＲＡＭ，同時(shí)專門為實(shí)現(xiàn)可編程片上系統(tǒng)開發(fā)的Ｖｉｒｔｅｘ系列，其片內(nèi)分布ＲＡＭ和塊ＲＡＭ都可以實(shí)現(xiàn)，并可實(shí)現(xiàn)片上系統(tǒng)所要求的其他性能，如時(shí)鐘分配和多種電平接口等特性。ＳｐａｒｔａｎＩＩ系列與Ｖｉｒｔｅｘ系列產(chǎn)品相比，除了塊ＲＡＭ數(shù)量少于Ｖｉｒｔｅｘ系列產(chǎn)品外，其余有關(guān)性能（如典型門范圍、線寬、金屬層、芯內(nèi)電壓、芯片輸入輸出引腳電壓、系統(tǒng)頻率和所含ＤＬＬ個(gè)數(shù)等）都基本相同，它的一個(gè)突出優(yōu)點(diǎn)（也是本設(shè)計(jì)選用該系列芯片的主要原因）是：該系列產(chǎn)品是專門為取代掩膜門陣列的低價(jià)位ＦＰＧＡ，在達(dá)到門陣列數(shù)量時(shí)，其價(jià)格可與門陣列相比。因此，本文介紹的時(shí)鐘電路的設(shè)計(jì)選用ＳｐａｒｔａｎＩＩ系列ＦＰ-ＧＡ中的ＸＣ２Ｓ３０－５ＰＱ２０８芯片來實(shí)現(xiàn)。
３ 用ＦＰＧＡ實(shí)現(xiàn)時(shí)鐘分頻和分配
如圖２所示?ＳｐａｒｔａｎＩＩ系列芯片內(nèi)部含有四個(gè)全數(shù)字延時(shí)鎖定環(huán)（ＤＬＬ），每一個(gè)ＤＬＬ可驅(qū)動(dòng)兩個(gè)全局時(shí)鐘分布網(wǎng)絡(luò)。通過控制ＤＬＬ輸出時(shí)鐘的一個(gè)采樣?可以補(bǔ)償由于布線網(wǎng)絡(luò)帶來的時(shí)鐘延時(shí)，從而有效消除從外部輸入端口到器件內(nèi)部各個(gè)時(shí)鐘負(fù)載的延時(shí)。ＤＬＬ除提供對(duì)用戶輸入時(shí)鐘的零延時(shí)之外，還具有時(shí)鐘倍頻和分頻功能。它可以對(duì)時(shí)鐘源進(jìn)行兩倍頻和１．５、２、３、４、５、８或１６分頻。本設(shè)計(jì)就是利用ＤＬＬ的零延時(shí)和分頻功能來實(shí)現(xiàn)對(duì)６２．５ＭＨｚ時(shí)鐘的輸出和１６分頻后４ＭＨｚ（約）時(shí)鐘的輸出。
３．１ 數(shù)字延時(shí)鎖定環(huán)（ＤＬＬ）的結(jié)構(gòu)原理
圖３是一個(gè)ＤＬＬ的內(nèi)部原理框圖，它由各類時(shí)鐘延時(shí)線和控制邏輯組成。延時(shí)線主要用于對(duì)時(shí)鐘輸入端ＣＬＫＩＮ產(chǎn)生一個(gè)延時(shí)。通過器件內(nèi)部的時(shí)鐘分布網(wǎng)絡(luò)可將該輸入時(shí)鐘分配給所有的內(nèi)部寄存器和時(shí)鐘反饋端ＣＬＫＦＢ�？刂七壿媱t主要用于采樣輸入時(shí)鐘和反饋時(shí)鐘以調(diào)整延時(shí)線。這里所說的延時(shí)線由壓控延時(shí)或衰減延時(shí)組件構(gòu)成，ＳｐａｒｔａｎＩＩ系列芯片選用了后者。ＤＬＬ可在輸入時(shí)鐘和反饋時(shí)鐘之間不停地插入延時(shí)，直到兩個(gè)時(shí)鐘的上升沿同步為止。當(dāng)兩時(shí)鐘同步時(shí)，ＤＬＬ鎖定。在ＤＬＬ鎖定后，只要輸入時(shí)鐘沒有變化，兩時(shí)鐘就不會(huì)出現(xiàn)可識(shí)別偏差。因此，ＤＬＬ輸出時(shí)鐘就補(bǔ)償了時(shí)鐘分布網(wǎng)絡(luò)帶來的輸入時(shí)鐘延時(shí)，從而消除了源時(shí)鐘和負(fù)載之間的延時(shí)。
３．２ ＤＬＬ功能的實(shí)現(xiàn)
ＳｐａｒｔａｎＩＩ系列芯片內(nèi)含專門實(shí)現(xiàn)ＤＬＬ功能的宏單元模塊ＢＵＦＧＤＬＬ，其結(jié)構(gòu)簡(jiǎn)圖如圖４所示。該模塊由ＩＢＵＦＧ、ＣＬＫＤＬＬ和ＢＵＦＧ三個(gè)庫(kù)元件組成?其原理框圖如圖５所示。圖５中，ＣＬＫＤＬＬ庫(kù)元件用于實(shí)現(xiàn)ＤＬＬ的主要功能?包括完成時(shí)鐘的零延時(shí)輸出、時(shí)鐘的倍頻以及分頻和鏡像操作。而ＩＢＵＦＧ和ＢＵＦＧ則分別實(shí)現(xiàn)外部時(shí)鐘的輸入以及將輸出時(shí)鐘分配到芯片引腳。本設(shè)計(jì)的時(shí)鐘分頻就是將６２．５ＭＨｚ的時(shí)鐘由ＩＢＵＦＧ輸入?經(jīng)ＣＬＫＤＬＬ分頻后再由ＣＬＫＤＶ端傳給ＢＵＦＧ?然后經(jīng)片內(nèi)ＩＯＢＵＦ分配到芯片的普通Ｉ／Ｏ輸出引腳。
４ 軟件實(shí)現(xiàn)
在設(shè)計(jì)的總體構(gòu)思和器件選擇完成后，必須進(jìn)行的工作是建立設(shè)計(jì)輸入文件，該文件主要用于描述所設(shè)計(jì)電路的邏輯功能。這里使用的是ＸＩＬＩＮＸ公司提供的開發(fā)工具ＦＯＵＮＤＡＴＩＯＮ ４．１。本設(shè)計(jì)采用硬件描述語言ＶＨＤＬ來設(shè)計(jì)，其部分程序如下：
ｅｎｔｉｔｙ ｌｖｄｓ ｉｓ
ｐｏｒｔ (
ｐｃｌｋ: ｉｎ ＳＴＤ ＬＯＧＩＣ;
ｐｃｌｋ_６２: ｏｕｔ ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(３１ ｄｏｗｎｔｏ ０);?
ｐｃｌｋ_４: ｏｕｔ ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(３１ ｄｏｗｎｔｏ ０));
ｅｎｄ ｌｖｄｓ;
ａｒｃｈｉｔｅｃｔｕｒｅ ｌｖｄｓ_ａｒｃｈ ｏｆ ｌｖｄｓ ｉｓ
ｃｏｍｐｏｎｅｎｔ ｃｌｋｄｌｌ
ｐｏｒｔ( ｃｌｋｉｎ: ｉｎ ｓｔｄ_ｌｏｇｉｃ;
ｃｌｋｆｂ : ｉｎ ｓｔｄ_ｌｏｇｉｃ;
ｒｓｔ: ｉｎ ｓｔｄ_ｌｏｇｉｃ;
ｃｌｋ０: ｏｕｔ ｓｔｄ_ｌｏｇｉｃ;
ｃｌｋ９０ : ｏｕｔ ｓｔｄ_ｌｏｇｉｃ;
ｃｌｋ１８０: ｏｕｔ ｓｔｄ_ｌｏｇｉｃ;
ｃｌｋ２７０: ｏｕｔ ｓｔｄ_ｌｏｇｉｃ;
ｃｌｋ２ｘ : ｏｕｔ ｓｔｄ_ｌｏｇｉｃ;
ｃｌｋｄｖ: ｏｕｔ ｓｔｄ_ｌｏｇｉｃ;
ｌｏｃｋｅｄ: ｏｕｔ ｓｔｄ_ｌｏｇｉｃ);
ｅｎｄ ｃｏｍｐｏｎｅｎｔ;
ｂｅｇｉｎ
ｒｅｓｅｔ ｎ＜＝‘０＇ ；
ｕｉｂｕｆ : ｉｂｕｆｇ ｐｏｒｔ ｍａｐ (
ｉ ＝＞ ｐｃｌｋ,
ｏ ＝＞ ｃｌｋ);
ｕｄｌｌ: ｃｌｋｄｌｌ ｐｏｒｔ ｍａｐ( ｃｌｋｉｎ ＝＞ ｃｌｋ,
ｒｓｔ ＝＞ ｒｅｓｅｔ_ｎ,
ｃｌｋｆｂ ＝＞ ｃｌｋｆｂ,
ｃｌｋ０ ＝＞ ｃｌｋ０,
ｃｌｋ９０ ＝＞ ｏｐｅｎ,
ｃｌｋ１８０ ＝＞ ｏｐｅｎ,
ｃｌｋ２
７０ ＝＞ ｏｐｅｎ,
ｃｌｋ２ｘ ＝＞ ｃｌｋ２ｘ,
ｃｌｋｄｖ ＝＞ ｃｌｋｄｖ,
ｌｏｃｋｅｄ ＝＞ ｌｏｃｋｅｄ
);
ｂｕｆｇ_ｃｌｋ０: ｂｕｆｇ ｐｏｒｔ ｍａｐ ( ｉ ＝＞ ｃｌｋ０,
ｏ＝＞ｃｌｋ_ｉｎｔ２;
);
ｃｌｋｆｂ＜＝ｃｌｋ_ｉｎｔ２;
ｐｒｏｃｅｓｓ(ｃｌｋ２ｘ);
ｂｅｇｉｎ
ｉｆ ｃｌｋ２ｘ′ｅｖｅｎｔ ａｎｄ ｃｌｋ２ｘ＝′１′ ｔｈｅｎ
ｃｌｋ_ｉｎｔ ＜＝ｃｌｋ ｉｎｔ２；
ｃｌｋ_ｉｎｔ３＜＝ ｃｌｋｄｖ；
ｐｃｌｋ_６２（０）＜＝ｃｌｋ_ｉｎｔ；
ｐｃｌｋ_６２（１）＜＝ｃｌｋ_ｉｎｔ；
…
…
ｐｃｌｋ_６２（３１）＜＝ｃｌｋ_ｉｎｔ；
ｐｃｌｋ_４（０）＜＝ｃｌｋ_ｉｎｔ３；
ｐｃｌｋ_４（１）＜＝ｃｌｋ_ｉｎｔ３；
…
…
ｐｃｌｋ_４（３１）＜＝ｃｌｋ_ｉｎｔ３；
ｅｎｄ ｉｆ；
ｅｎｄ ｐｒｏｃｅｓｓ；
ｅｎｄ ｌｖｄｓ_ａｒｃｈ；
【基于FPGA的高頻時(shí)鐘的分頻和分配設(shè)計(jì)】相關(guān)文章：
基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計(jì)08-06
基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)08-06
基于FPGA的快速傅立葉變換08-06
基于DSP和FPGA的ARINC429機(jī)載總線接口板的硬件設(shè)計(jì)08-06
基于FPGA的USB2.0控制器設(shè)計(jì)08-06
基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計(jì)08-06
基于FPGA的LCD&VGA控制器設(shè)計(jì)08-06